

(19) SU (11) 1515164 A 1

(SI) 4 C .06 F 12/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГНИТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

(21) 4363503/24-24

(22) 12.01.88

(46) 15.10.89. Em. # 38

(72) И.В. Денентьев и А.С. Папков


(53) 681.325(088.8)

(56) Авторское свидетельство СССР № 1265754, кл. G 06 F 3/02, 1986

Hoglynn D.R. Modern mikreprocussor system design, New-York, 1980, p. 86.

(54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ К ПАМЯ-ТИ

(57) Изобретемие относится к вычислительной технике и ножет быть использорано при построении систем паняти микро-ЗВМ. Целью изобретения является расширение функциональных возножностей за счет аппаратного формирования апреса списка. Поставленная цель достигается путем введения в состав устроиствя регистров 4-11, сумматоров 18-20, мультиплексоров 12-16 и дешифратора эдреса 17. При этом осуществляется иногоступенчатых доступ к ячейми системной паняти с помощью костенной адресацию массива по начальному адресу базы, вследствие чего формирование адресов происходит вне центрального процессора. 2 ил.



FH 009064

20

Изобретение относится к вычислигельней технике и ножет быть использовано при построении систем памяти никроЭВИ.

Целью изобретения является расширение функциональных возможностей за счет липаратного формирования адреса списка.

На фиг. 1 приведена функциональная 10 схена устройства; на фиг. 2 - мультиплексор.

Устройство (фиг. 1) содержит регистры 1-11 с первого по одиниадиатый, мультыплексоры 12-16 с первого по пя-15 тый, дешфратор 17 апреса, четвертый 18, трегий 19, второй 20 и первый 21 сунчаторы.

Устройство работает следующим об-

Возможны гри режима работы устрой-

1. Непосредственная вдресаюня.

По входной (внутренней) лине адреса в регистр-замелку 2 поступает местням 25 йоннетоно изберк ээрас ямерки систенной памити, в котором осуществляется его хранение. Затем на первые входы регистров 3-6 по шине данных подается шестналнатиризрядных нулевой код. Од- 30 новременно с этим на вхед дешифратора 17 апреса поступает адресная комбикация, в соответствии с которой выбирается первый выход данного блока. По внутренней шине управления на другой вкол цевифратора 17 адреса поступает управляющий сисиал. С приходом управляющего сигнала на первом выходе пеширгатора 17 формируется стробирующий штульс, поступающий на вход записн 40 рагистра 3. Информацыя, находящанся на вкоде регистра 3, запоминается в nen-

Аналогично на вгорой вход девифратора 17 поступают вдресные конбинаши, выбирающие последовательно 2-я, 3-й и 4-й его выходы. В результате этого нулевой код, поступающий на 4-й, 5-й и 6-й вкоды регистров, ээпоминается в них. Далев по внутренней вине данных на входы регистров 7-11 подвытся четырехразрядные коды управления мультиплексорами 12-16. Одновременно по внутренней шине адреса на второй вход дежифратора 17 пост 55 тупает адресная комбинация, выбираюшли пятый пыжод этого лешифратора, в по внутренней шине управлеюмя - сигнол стробирования дешифратора 17,

формирующего стробирующий импульс для регистров 7-11, с прихолом которого коды управления схемами мультиплексирования "защелкиваются" в этих регистрах. Управляющие коды поступают с вызмодов этих регистров на управляющие входы мультиплексоров 12-16, конмутируют их таким образом, что информация, хранящаяся в регистрах 2-6, проходит через них на входы сумнаторов 18-21 баз изменения.

Результат операции сложения с выхода сумматора 18 подается на первыя вход сумматора 19 (аналогично для сумматоров 19-21). В результате этих операций, на выходе сумматора 21 формируется физический адрес ячейки системной памяти, который запоминается в регистре 1.

2. Косвенная адресация.

В регистр 2 по внутренной шиме адреса заносится смещение адреса ячейки систениой памяти. При этом в регистры 3-6 записываются базовые адреса ячейном систенной памяти. В регистры 7-11 по внутренней шиме данных поступают колы, определяющие смещение информации в мультиплексорах 12-16. Все последующие операции аналогичны работе устройства в первом режиме.

Э. Относительная адресация. Данный режим необходим для поиска элементов списка и состоит из двух

Работа на первом шаге полноствю сонпадает с работой устройстве в лервом режиме.

Второй шаг заключается в следую-

шем. После накождения физического адреса из вчейки системной памяти считываются дзиные, которые затем поступаот по внутренией мине ланных в ре-45 гистр 3, после этого в регистры 2,4, 5,6 заносятся нупевые колы. Затем в регистры 7-11 заносятся коды, определяющие смещение информации, хранищейся в регистре 3. После выполнения операций сложения в сунчаторах 18-21 в регистре 1 находится физический алрес следующей ячейки системной паняти. Данные, прочитанные из этоя ячейки, поступают по внутренней шине данных в регистр 4. Аналогично в регистры 2,3,5,6 заносятся кулевые копы. Перечислениме выше сперации производятся для регистров 5,6. В результате всех указанных пействий в регистре 1 будет получен физический апрес эленента списка

Таким образом, за счет введения в схему регистров 4-11, мультиплексоров 12-16, деинфратора 17 адреса и сунматоров 18 - 20 устройство приобретает новум, описанную выше функцию, что в конечном итоге позволяет сохратить количестви обращений центрального прот 10 пессора к системной паняти при выполневим програми.


форнула изобретения Устройство для адресации к помяти, 15 содержашее с перного по третия регистры и первый суючатор, выход которого соединая с информационным входом первого регистра, выход которого явлиется вымодом физического адреса устройства, информационные входы второго и третьего регистров являются соотнетственно адресным и информационным входами устройства, отличаюиесся тем, что, с целью расынрения функциональных везможностей за счет аппаратного формировамия адреса

списка, в него введены регистры с

четвертого по одиниаднатый, мульти-

ры с второго по четвертый и лешифра-

тор апреса, причен информационные входы регистров с четвертого по одиннапцатый соединены с информационным входом устройства, выходы регистров с пторого по шестой соединены соответственно с информационными входами нупьтиплексоров с первого по пятый, выходы суючаторов с второго по четвертый соединены соответственно с первыни входани суннаторов с первого по трегий, первый вход четвертого суючатора соединен с выхолом первого муль-·типлексора, вторые входы суючаторов с первого по четвертый соединены соответственно с выходами пятого, четвертого, третьего и второго нультиплексоров, выходы регистров с седьного по одиннадцатья соединены соответственно с управляющими входани нультиплексороя с первого по пятый, апресныя вход дешифратора адреса соединен с адресные входом устройства, вход стробирования денифратора апреса является входом управления устройства, выходы дешифратора адреса с первого по четяертый соединены соответственно с вхедани записи регистров с третьего по шестой, пятый выход дегифрагора плексоры с первого по пятый, сумнато- 39 апреса соединен с входами записи регистров с седьмого по одиниадцатый.



Annex 17

SU No 1515164, published October 15, 1989

Specification of Invention to Certificate of Authorship 1515164 Al

[21] 4363593/24-24

[19] SU [11] 1515164 A1

[22] Filed: Jan. 12, 1988

[51] Int. Cl. G 06 F 12/00

[46] Oct. 15, 1989, Bulletin No 38

[53] UDC 681.325 (088.8)

[72] Inventors: I.V. Dementiev and A.S.Papkov

[54] A DEVICE FOR ADDRESSING MEMORY

[57] The invention relates to the computer engineering and may be used in building a microcomputer memory system. An object of the invention is in widening the functional possibilities by generating a list address by hardware. The object is achieved by adding registers 4 – 11, adders 18 – 20, multiplexers 12 – 16 and address decoder 17 to the device. The stepped access to the system memory locations is carried out by indirect addressing allowing one to inade the array addressable to the initial base address, that is why the addresses are generated out of the central processor.

Fig. 1
Address bus
Data bus
Control bus

Fig. 1 is a functional device schematic; Fig. 2 is a multiplexer.

The device (Fig. 1) comprises registers 1-11, from the first through eleventh; multiplexers 12-16 from the first through fifth; address decoder 17, adders the forth 18, third 19, second 20 and first 21.

The device operates as follows.

FH 009067

Three modes of the device operation are possible.

1. Direct addressing

System memory location 16-bit address enters latch-register 2 through input (internal) address bus to be stored in. Then 16-bit zero code is transmitted to the first inputs of registers 3 - 6 through the data bus. At the same time an address combination is transmitted to decoder 17 input; the combination being used to chose the first output of the unit. A control signal is transmitted through the internal control bus to another address decoder 17 input. Upon receiving the control

signal a strobe pulse, transmitted to register 3 writer input, is generated at decoder 17 first output. The information from register 3 input is stored in it.

Similarly, the address combinations, that subsequently select the 2-nd, 3-rd and 4-th decoder 17 outputs are received by decoder 17 second input. As a result, the zero code, received by the 4-th, 5-th and 6-th inputs of registers, is stored in those. Then 4-bit codes to control multiplexers 12 – 16 are transmitted to inputs of registers 7 – 11 through the internal data bus. At the same time the address combination, that selects the decoder fifth output, is received by decoder 17 second input through the internal address bus, while decoder 17 strobe signal is transmitted through the internal control bus, the strobe signal generating the strobe pulse for registers 7 – 11. Upon receiving the strobe pule the multiplexing circuitry control codes become "latched" within these registers. The control codes are transmitted from the register outputs to multiplexers 12 – 16 control inputs to switch those in such a way that the information, stored in registers 2 – 6, is passed through those to adders 18 – 21 inputs without being changed.

The addition operation result from adder 18 output is transmitted to adder 19 first input (similar to adders 19-21). As a result of these operations a system memory location physical address, stored in register 1, is generated at adder 21 output.

2. Deferred addressing

The system memory location shift is entered to register 2 through the internal address bus. The base system memory location addresses are entered to registers 3-6. The codes, determining the information shift in multiplexers 12-16, are transmitted to registers 7-11 through the internal data bus. All the subsequent operations are similar to those from the first mode of operation.

3. Relative addressing

This mode of operation is needed to look for the list elements and consists of two steps.

The first step operation is completely the same as that in the first mode of operation.

The second step is as follows.

As soon as the physical address is found the data, subsequently transmitted through the internal data bus to register 3, are read from the system memory location, and then the zero codes are entered to registers 2, 4, 5, 6. Then the codes, determining the shift of information, stored in register 3, are entered to registers 7 – 11. Upon completing the addition operation by adders 18 – 21 the physical address of the subsequent system memory location is in register 1. The data, read from such a location, are transmitted through the internal data bus to register 4. Similarly the zero codes are entered to registers 2, 3, 5, 6. The above operations are carried out for registers 5, 6. As a result of all the above actions a list element physical address will be received by register 1.